一种用于流水线ADC的CMOS运算放大器的设计
【出 处】：
【作 者】：
【摘 要】设计了一种全差分高速高增益的CMOS运算跨导放大器。该放大器采用了折叠式共源共栅结构,并用增益自举技术提高运算放大器的直流增益。为了实现较大的输出电压摆幅和较低的电路直流功耗,主运放采用了开关电容共模反馈。该放大器可用于10位50MHz的流水线ADC电路中。基于CSMC0.5工艺库,电源电压3.3V,仿真结果表明,在5p的负载电容下,运算放大器的增益为106dB,单位增益带宽为371MHz。
相关热词搜索： 跨导运算放大器 折叠式共源共栅 增益自举 开关电容共模反馈
上一篇：基于CC-LINK总线的矿井自动排水系统
下一篇：电力线通信中高频噪声问题研究